강의

N
챌린지

멘토링

N
클립

커뮤니티

하드웨어

/

반도체

설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.

(4.9) 수강평 12개

수강생 87명

난이도 초급

수강기한 무제한

  • 설계독학맛비
  • ETA
Verilog HDL
Verilog HDL
system-verilog
system-verilog
Verilog HDL
Verilog HDL
system-verilog
system-verilog

먼저 경험한 수강생들의 후기

먼저 경험한 수강생들의 후기

4.9

5.0

achieve12345

52% 수강 후 작성

잘 보고 있습니다 후기 강의도 나오나요?

5.0

항상 감사하면 살기

93% 수강 후 작성

안녕하세요 ETA님 모든 강의 완료하고 수강 평 남깁니다. 저는 현재 SoC Integration Team에서 일하고 있는 3년차 현직자 입니다. 저희는 보통 IP를 받아와서 시스템 적으로 고민하는 일이 많습니다. 이에 따라 RTL은 Sub-System or Block-Sim 정도를 구성할 때 사용하고 있었습니다. RTL 설계를 해본 지 오래 되어서 그것에 대한 갈망이 있었는데, 해당 강의를 통해 하루에 한 문제씩 출근해서 풀다 보니 어느새 완강했네요 ㅎㅎ 설계독학 홈페이지(디스코드)를 보면, 시즌 2가 6월 말 나온다고 알고 있습니다. 해당 강의에서 뵙겠습니다. 좋은 하루 되세요. ++ 번외로 저는 인터럽트 컨트롤러 문제가 가장 어려웠고, 도움 되었던 것 같습니다 ㅎㅎ (개념적으로 GIC는 알고 있었지만, 실제 RTL로 설계하는 것은 확실히 다른 문제인 것 같습니다.)

5.0

step

30% 수강 후 작성

훌륭한 강의 감사합니다.

수강 후 이런걸 얻을 수 있어요

  • 구글, 애플, 퀄컴 등. 면접 기출문제를 통한 면접 대비

  • 실무에서 바로 적용가능한 Verilog 설계 노하우

11년차 설계 엔지니어에게
제대로 배우는 실전 Verilog

Verilog 코딩 테스트, 꼭 준비해야 할까요?

디지털 설계 직무를 채용할 때, 코딩 테스트는 생각보다 더 자주 활용됩니다. 설계를 중심으로 하는 스타트업이나 외국계 회사라면 Verilog 디자인 테스트는 거의 필수에 가깝습니다. 테스트가 없더라도, 구두 면접을 통해 설계 이해도와 코드 사고력을 확인하기 때문에, 설계 직무 커리어를 준비한다면 Verilog 설계 문제를 ‘직접 풀어보는 과정'은 중요한 경험이 됩니다.

verilog3

그래서 이 강의는 코딩 테스트와 실무에서 마주치는 문제들을 직접 구현하며 설계력을 키우는 실전 강의로 구성했습니다. 총 4단계로 촘촘히 설계된 테스트 문제와 함께 Verilog를 마스터하시길 바랍니다.

✅ 국내외 회로설계 면접에서 실제 출제된 문제들을 기반으로 구성했습니다.

✅ 실습 중심으로 Verilog 문법을 익히고, 직접 손으로 설계하면서 개념을 체득합니다.

✅ 11년차 엔지니어의 현업에서 축적한 설계 경험을 코드 단위로 녹여 전달합니다.

✅ 대학생/취준생부터 신입/주니어 엔지니어, 경력있는 이직자까지 모두의 니즈를 만족시킵니다.

왜, ETA의 강의인가요?

설계독학맛비의 크루원인 ETA 님은 11년차 반도체 설계 엔지니어로 누구보다 Verilog실무에 대한 깊은 이해를 가지고 있습니다.

  • 중소 팹리스에서 양산 2건 주도하며, 프론트엔드 설계 전 과정 경험

  • 국내 드문 하드웨어 IP 설계 전문 기업에서 3년간 Verilog 설계·디버깅

  • 현재 Global Top5 팹리스 외국계 기업에서 3년째 실무 설계 중

ETA_profile

Top 지식공유자, 설계독학맛비가 보장하는 강의입니다.

안녕하세요, 설계독학맛비입니다. 반도체의 ‘진짜 설계’와 실무 기반의 커리어 인사이트를 전하기 위해 반도체 실무 전문가들과 지식공유 크루를 결성했습니다.

이번 강의는 크루원의 첫 번째 강의로, 다년간 강의 경험을 쌓은 맛비가 구조부터 해설, 실습 코드까지 직접 검수하고 다듬었으며, 모든 영상 또한 직접 편집해 최적의 교육 콘텐츠로 완성했습니다.

코딩 테스트 대비를 넘어,
진짜 설계 경험을 쌓는 학습 플로우

문제 소개부터 풀이, 그리고 실무에서 사용하는 Waveform·Schematic을 활용한 설계 검증까지.
실제 설계 흐름을 반영한 학습 플로우입니다.

문제소개

문제소개

네가지 레벨로 구성된 예제문제를 제공합니다.

3

수강생 풀이 시간

수강생은 실전처럼 제한시간 동안 문제를 풉니다. (카운트다운 영상에서 정지하고 풀어보세요)

4

모범 답안 풀이

설계자의 시선으로 문제를 풀어가며 핵심 개념과 구현 전략을 설명합니다.

5

Waveform

시뮬레이션 결과를 통해 동작 여부를 확인하고, 설계 의도와 일치하는지 검증합니다.

6

Schematic

회로 구조를 확인하며, 코드가 실제 하드웨어로 어떻게 구현되는지 시각적으로 이해합니다.

4개의 레벨로
촘촘하게 구성했습니다.

roadmap_v2

Season 1 커리큘럼 구성

  • 00. 환경 설정
    Vivado 설치, 시뮬레이션 환경 구성, 툴 사용법 학습

  • Level 0: 기초 설계 문제 풀이
    게이트, 카르노맵, 벡터/스칼라, 조건문, 모듈, 플립플롭, 카운터, FSM, testbench 작성 등

  • Level 1: 실전 설계 확장 문제 풀이
    Parity, Mux, Adder, ALU, Bin2Gray, 인터럽트 컨트롤, 파이프라인, parameterization 등
    실제 회로설계 문제를 Verilog로 구현하고 검증합니다.

  • 마무리 요약
    Lv0, Lv1 핵심 개념 정리, 잘못된 코드 리뷰, 면접 준비용 요약 제공

이런 분들에게 추천드립니다

1⃣ 회로설계 코딩 테스트를 준비 중인 전공자, 취업 준비생
2⃣ RTL 설계를 실습 위주로 체계적으로 익히고 싶은 대학원생
3⃣ Verilog를 실무 수준으로 다지고 싶은 입문/초급 엔지니어
4⃣ System-Verilog 나 testbench 까지 확장하고 싶은 설계자

이 강의를 듣고 나면,

  • Verilog HDL의 핵심 문법과 구조를 스스로 작성할 수 있습니다.

  • 면접에 출제되는 설계 문제를 제한 시간 내에 구현할 수 있습니다.

  • 하드웨어 동작과 검증을 직접 수행할 수 있는 자신감이 생깁니다.

  • 다음 단계인 고급 강의(Season2)에서 필요한 실력을 충분히 갖출 수 있습니다. (내년 초 Open 예정)

현업에서 만나요 👋

설계독학은 “디지털 설계를 스스로 익히고 성장하는 사람들”을 위해 존재합니다. Verilog가 어렵다고 느끼셨다면, 이 강의로 시작해보시기 바랍니다. 우리는 실력으로 증명해온 설계자들이며, 여러분도 그렇게 성장할 수 있습니다. 여기까지 읽어주셔서 감사합니다.

여러분들을 현업에서 꼭 다시 뵙기를 기대하겠습니다.

ETA & 맛비 드림.

🎁 설계독학 커뮤니티 회원분께 할인 쿠폰을 드립니다! 🥰

설계독학 커뮤니티에 가입하고, 할인쿠폰을 받아보아요!  가입링크 (클릭)

이런 분들께
추천드려요

학습 대상은
누구일까요?

  • 외국계 회로설계 기업 목표이신 분

  • 현재 본인의 실력을 알고 싶으신 분

선수 지식,
필요할까요?

  • Verilog

  • 반도체 회로설계 지식

안녕하세요
입니다.

4,276

명

수강생

362

개

수강평

1,305

개

답변

5.0

점

강의 평점

5

개

강의

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학 로드맵과 함께 여러분들의 실력을 키워보아요.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

공동 지식공유자

커리큘럼

전체

46개 ∙ (9시간 20분)

해당 강의에서 제공:

수업자료
강의 게시일: 
마지막 업데이트일: 

수강평

전체

12개

4.9

12개의 수강평

  • achieve12345님의 프로필 이미지
    achieve12345

    수강평 5

    ∙

    평균 평점 4.0

    5

    52% 수강 후 작성

    잘 보고 있습니다 후기 강의도 나오나요?

    • ETA
      지식공유자

      감사합니다! achieve12345 님 벌써 절반이나 오셨네요! 시즌 2 강의는 이번 여름방학 시즌에 나올 예정입니다! 시즌 1 완강 후에 이어서 들으시면 많은 도움 되실 거에요! 끝까지 화이팅 입니다!

  • 김종원님의 프로필 이미지
    김종원

    수강평 1

    ∙

    평균 평점 5.0

    5

    30% 수강 후 작성

    • ETA
      지식공유자

      김종원님 좋은 평가 감사합니다! 100% 완강까지 화이팅 입니다!

  • 김동윤님의 프로필 이미지
    김동윤

    수강평 1

    ∙

    평균 평점 5.0

    5

    30% 수강 후 작성

    • ETA
      지식공유자

      안녕하세요 김동윤님! 좋은 평가 감사합니다! 질문 주신것처럼 100% 완강할때까지 궁금한것이 있다면 언제든지 질문 주시기 바랍니다! 최대한 빠르게 답변 드리겠습니다. 완강까지 화이팅!

  • 항상 감사하면 살기님의 프로필 이미지
    항상 감사하면 살기

    수강평 2

    ∙

    평균 평점 5.0

    5

    93% 수강 후 작성

    안녕하세요 ETA님 모든 강의 완료하고 수강 평 남깁니다. 저는 현재 SoC Integration Team에서 일하고 있는 3년차 현직자 입니다. 저희는 보통 IP를 받아와서 시스템 적으로 고민하는 일이 많습니다. 이에 따라 RTL은 Sub-System or Block-Sim 정도를 구성할 때 사용하고 있었습니다. RTL 설계를 해본 지 오래 되어서 그것에 대한 갈망이 있었는데, 해당 강의를 통해 하루에 한 문제씩 출근해서 풀다 보니 어느새 완강했네요 ㅎㅎ 설계독학 홈페이지(디스코드)를 보면, 시즌 2가 6월 말 나온다고 알고 있습니다. 해당 강의에서 뵙겠습니다. 좋은 하루 되세요. ++ 번외로 저는 인터럽트 컨트롤러 문제가 가장 어려웠고, 도움 되었던 것 같습니다 ㅎㅎ (개념적으로 GIC는 알고 있었지만, 실제 RTL로 설계하는 것은 확실히 다른 문제인 것 같습니다.)

    • ETA
      지식공유자

      안녕하세요 항상 감사하면 살기님.😊 소중한 수강 후기 남겨주셔서 진심으로 감사드립니다. 실무에서 SoC Integration 일을 하고 계시면서도 꾸준히 공부를 이어가신 점, 정말 대단하십니다! 특히나 열심히 하셨다는게 질문들에서 느껴졌습니다. (저도 항상 감사하면 살기님과 비슷한 경험들이 있어서 그때 당시를 회상하게 되네요) 인터럽트 컨트롤러가 도움이 되셨다면, 시즌2 문제들도 도움 되는 것들이 많으실 거라 생각됩니다. 시즌 2에서 다시 뵙게 되길 기대하며, 계속해서 설계에 대한 열정 잃지 않으시길 바랍니다. 감사합니다!

  • step님의 프로필 이미지
    step

    수강평 5

    ∙

    평균 평점 5.0

    5

    30% 수강 후 작성

    훌륭한 강의 감사합니다.

    • ETA
      지식공유자

      step님 좋은 평가 정말 감사합니다. 직접 설계하고 검증하며 "설계 감각"을 키우는 데 도움이 되셨다면 정말 보람을 느낍니다. 수강 중 궁금한 점이나 추가로 다뤄줬으면 하는 주제 있으면 언제든 댓글로 남겨주세요. 함께 성장하는 과정이 되길 바랍니다!

월 ₩55,000

5개월 할부 시

₩275,000

설계독학맛비님의 다른 강의

지식공유자님의 다른 강의를 만나보세요!

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)講義サムネイル

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

현업자와 함께 Verilog HDL을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다.

初級

初級

Verilog HDL, FPGA, 임베디드

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)講義サムネイル

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)講義サムネイル

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

설계독학맛비와 함께! FPGA의 기본 지식과 HW 가속기 설계 경험을 쌓아봅시다.

中級以上

中級以上

FPGA, 임베디드

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)講義サムネイル

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)講義サムネイル

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

中級以上

中級以上

Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)講義サムネイル

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)講義サムネイル

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.

中級以上

中級以上

Verilog HDL, FPGA, CNN

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)講義サムネイル

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

비슷한 강의

같은 분야의 다른 강의를 만나보세요!

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)講義サムネイル

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

中級以上

中級以上

Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)講義サムネイル

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project講義サムネイル

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!

初級

初級

Verilog HDL, FPGA, amp

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project講義サムネイル

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)講義サムネイル

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

初級

初級

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)講義サムネイル

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

FPGA에 UART 구현하기講義サムネイル

FPGA에 UART 구현하기

EasyFPGA

UART는 가장 기본적이며 널리 활용되는 시리얼 통신 방식으로, FPGA 설계를 처음 접하는 입문자에게 매우 적합한 학습 주제입니다. 본 강의에서는 UART의 통신 원리와 프레임 구조를 상세히 이해하고, 이를 기반으로 RTL(Register Transfer Level) 설계를 통해 송수신 로직을 직접 구현해보는 과정을 진행합니다. FPGA 상에서 UART를 구현함으로써 디지털 회로 설계 능력을 체계적으로 키우고, 시뮬레이션 및 검증을 통해 실제 하드웨어 수준에서 동작을 확인하는 경험을 쌓을 수 있습니다. 또한 Soft Processor인 MicroBlaze와 Xilinx UART IP를 활용한 방식도 함께 학습하여, 프로세서 기반의 시스템 설계 흐름 및 인터페이스 구성을 폭넓게 이해하게 됩니다. 이를 통해 논리 설계와 프로세서 설계를 아우르는 포괄적인 개발 역량을 갖출 수 있습니다.

初級

初級

FPGA, system-verilog, uart

FPGA에 UART 구현하기講義サムネイル

FPGA에 UART 구현하기

EasyFPGA

Verilog FPGA Program 1 (Zynq mini 7020)講義サムネイル

Verilog FPGA Program 1 (Zynq mini 7020)

alex

이 강의를 통하여 수강생들은 Zynq 보드를 활용하여 Verilog를 구현하는 내용을 배우게 됩니다.

初級

初級

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)講義サムネイル

Verilog FPGA Program 1 (Zynq mini 7020)

alex

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)講義サムネイル

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

初級

初級

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)講義サムネイル

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

연관 로드맵

강의가 포함된 로드맵으로 학습해 보세요!

설계독학맛비의 Verilog HDL, FPGA, AI HW, BUS - 비메모리 설계엔지니어를 위한 로드맵 로드맵 썸네일

설계독학맛비의 Verilog HDL, FPGA, AI HW, BUS - 비메모리 설계엔지니어를 위한 로드맵

설계독학맛비