N
N
하드웨어
/
반도체
Basic UVM Testbench ( 회로 설계 검증 )
본 강좌를 통하여 UVM Class library에 대하여 이해하고, UVM 을 사용한 Testbench 설계 기법을 익히게 됩니다.
(5.0) 수강평 3개
수강생
22명
난이도
초급
수강기한
6개월
MetaEncore
실습 중심
실습 중심
회로검증
회로검증
디지털회로
디지털회로
uvm
uvm
system-verilog
system-verilog
Verilog HDL
Verilog HDL
실습 중심
실습 중심
회로검증
회로검증
디지털회로
디지털회로
uvm
uvm
system-verilog
system-verilog
Verilog HDL
Verilog HDL
3개 미리보기
3개 미리보기
강의 소개
커리큘럼
수강평
3
커뮤니티
새소식
질문
고민있어요
스터디